

УДК 53.087.47

Автоматическая оптимизация параметров переключения в устройствах
энергонезависимой резистивной памяти на основе HfO_2

Е. Кондратюк, Ю. Матвеев, И. Киселёва, Р. Киртаев, Д. Негров и А. Зенкевич
Московский физико-технический институт (государственный университет)

Среди многочисленных альтернативных концепций энергонезависимой памяти, память на основе эффекта обратимого резистивного переключения в тонком слое диэлектрика, заключённого между двумя электродами, является одной из наиболее перспективных [1]. Такие устройства имеют простую двухтерминальную архитектуру, и могут обеспечивать продолжительное хранение, высокую износостойкость, запись и считывание с низким энергопотреблением. При этом, одним из ключевых препятствий к коммерциализации данного вида памяти является неоднородность характеристик ячейки в ходе перезаписи [2], а также различия этих характеристик для разных ячеек.

Поиск оптимальных параметров переключений структур является одной из наиболее серьёзных задач, так как износостойкость устройств сильно зависит от превышения напряжений переключений. При работе с десятками отдельных структур в лаборатории, эта проблема может быть разрешена оператором вручную. Однако она становится неразрешимой, когда необходимо собрать статистические данные о работе больших массивов ячеек памяти для анализа разброса рабочих токов, напряжений и сопротивлений. В данной работе мы предлагаем полностью автоматизированный алгоритм для определения параметров резистивного переключения в устройствах типа 1 транзистор – 1 резистор (1T1R). Разработанный метод позволяет оптимизировать все стадии резистивных переключений: от первоначальной формовки до тестирования на износостойкость. Входными параметрами являются тип транзистора, необходимое соотношение сопротивлений R_{on}/R_{off} и желаемая скорость переключения (ширина импульса переключения). В качестве результата алгоритм дает всю информацию, необходимую для дальнейшего анализа работы структур: напряжение формовки, напряжения переключений как в режиме постоянного тока, так и в импульсном режимах, а также сопротивления в двух состояниях.

Предложенный алгоритм был протестирован на 1T1R структурах на основе HfO_2 . Резистивные элементы были выращены на кремниевой подложке с матрицей 10x10 транзисторов производства ОАО "НИИМЭ и Микрон". Более детально, структуры были сформированы на поверхности второго слоя металлизации и состоят из нижнего платинового

электрода толщиной 20 нм, нанесённого методом электронно-лучевого осаждения, функционального слоя HfO_2 толщиной 3 нм или 6 нм, нанесённого методом атомно-слоевого осаждения, и 50-нм слоя TiN , нанесённого методом магнетронного напыления и используемого в качестве верхнего электрода. Все нанесённые слои были сформированы при помощи безмасочной оптической литографии для получения устройств размером $3 \times 3 \text{ мкм}^2$. Подготовленные таким образом устройства 1T1R были протестированы при помощи предложенного алгоритма. Было найдено, что выращенные структуры электрически формируются при напряжении $U_{\text{formig}} = 3.4 \div 4.5 \text{ V}$ с ограничением тока $I_{\text{cc}} = 6 \cdot 10^{-7} \div 1.4 \cdot 10^{-6} \text{ A}$ (см. Рис. 1) устанавливаемым с помощью транзистора, работающего в режиме насыщения тока при $U_{\text{gate}} = 0.7 \div 1 \text{ V}$. Напряжения переключений в режиме DC были определены как $U_{\text{set}} = 1 \div 3.1 \text{ V}$, $U_{\text{reset}} = -2 \div -3.5 \text{ V}$ (Рис. 1) и $U_{\text{gate}} = 0.7 \div 1.9 \text{ V}$, при этом $R_{\text{Off}} / R_{\text{On}} > 10$. Для импульсов шириной $\tau_{\text{FWHM}} = 5 \text{ мкс}$ рабочие напряжения составляют $U_{\text{set}} = 2 \div 5 \text{ V}$, $U_{\text{reset}} = -2 \div -3.5 \text{ V}$ и $U_{\text{gate}} = 0.7 \div 1.9 \text{ V}$ (Рис. 2). В этом режиме количество перезаписей структур превышает 10^5 циклов. Все эти параметры были определены автоматически, без участия оператора. Полученные результаты демонстрируют работоспособность предложенного алгоритма и пригодность 1T1R структур на основе HfO_2 для создания следующего поколения энергонезависимой памяти.




Рисунок 1. Кривые DC I-V




Рисунок 2. Результат тестирования на максимальное количество переключений

Литература

1. *R. Waser* Redox-Based Resistive Switching Memories // *J. Nanosc. and Nanotech.* – 2012. – 12. – P. 7628–7640
2. *Ken Kawai [at al.]* Highly-reliable TaOx ReRAM technology using automatic forming circuit // *IC Design & Technology (ICICDT)* – 2014